^
Help Taison
a.htm
a.txt a2.txt compito14l.htm compitoA28.htm compitoB28.html compitoC28.htm compitoD28.htm dineroIV.htmCOMPITO A delle prove in itinere
Proff. V.Catania - risoluzione di Ignazio Coco
esportato con SciTE
Pipeline Dlx senza stalli sulla memoria
cf=300 MHz
Vedi le statistiche del WinDLX (Apri in una nuova finestra)
CPI=CicliTotali/instruction_count
=292/171=1,7
Tcpu=CicliTotali*Tclock=292*(1/300 MHz) =973 ns
2b:
Caso cache unificata
cf=300 MHz
miss=40 cicli
s/bs/a: 1k/32/1
CicliTotali=NumCicliCpuIdeale+NumLoadStore+NumMissCache*MissPenalty=292+44+23*40=1256
CPI=CicliTotali/instruction_count=1256/171=4,635
Tclock=CicliTotali*Tclock=1256*(1/300 MHz)=4,18 microsec
Vedi il risultato del dineroIV (Apri in una nuova finestra)
2c:
Caso cache separata
cf=1 GHz
Istruzioni
s/bs/a/miss:1k/16/4/30
Dati
s/bs/a/miss:1k/32/4/35
CicliTotali=NumCicliCpuIdeale+NumMissDataCache*MissPenaltyDataCache+NumMissInstructionCache*MissPenaltyInstructionCache=
=292+10*35+11*30=972
CPI=CicliTotali/instruction_count=972/171=5,68
Tclock=CicliTotali*Tclock=972*1ns=972ns
Vedi il risultato del dineroIV (Apri in una nuova finestra)
This is a free software released under the GNU General Public License.
Page generated in 1.2865 seconds. Tutti i contenuti di questo sito sono distrubuiti in accordo con la licenza Creative Commons License